中国无线安防技术资源网

电路的整体系统设计
    经过对协议内容的深入研究，本文采用Top．down的设计方法，首先对电路功能进行详细描述，按照功能对整个系统进行模块划分；再用VHDL硬件描述语言进行RTL代码设计并进行功能仿真；功能验证正确后，采用EDA工具，指定工艺库，进行逻辑综合优化；最后采用自动布局布线进行版图设计形成芯片。本文确定的系统结构框图如图2所示，它包括译码模块、CRC (循环冗余校验，cyclic redundancy check)校验模块、状态机模块、CRC产生模块、存储器、编码模块和时钟分频模块。译码模块接收模拟部分解调出的命令信号，根据协议中规定的命令格式将信号译码成标签数字部分可识别的二进制数据，并发送到CRC校验模块和状态机模块。CRC校验模块对收到的命令进行完整性校验，若确认为有效命令，则触发状态机模块，控制标签执行相应操作，如读写存储器、防冲突控制等。处理完成后则将要发送的数据送至CRC产生模块产生相应的CRC校验码，然后将要发送的数据和校验码一起送至编码模块，最后由编码模块以特定的脉冲形式发送给模拟部分进行处理后再采用射频技术发送给读写器。为降低功耗，时钟分频模块将全局时钟进行分频，分频后的频率可由数字部分其他模块使用。存储器存储标签的标识性信息。下面将具体介绍各模块的实现方法。